1. 与架构师合作，定义模块功能、性能指标、低功耗策略等；
2. 输出模块微架构，考虑PPA的基础上，高效实现模块的功能；
3. 与软件团队、后端团队一起分析PPA，优化PPA。

1. 微电子/电子工程/计算机/通讯等电子类专业，具有较强的电子电路基础；
2. 熟练使用verilog/VHDL等硬件描述语言；
3. 深入了解ASIC设计/验证/实现等流程；
4. 熟悉CPU/GPU/GPGPU/NPU中至少一类微架构设计；（加分）
5. 参与过2个以上完整芯片项目优先。（加分）

1. 设计开发AI算子库和基础数学库；
2.针对软件架构做相应优化；
3.与硬件工程师合作，对芯片的设计进行交叉验证。

1.硕士及以上学历，3年以上工作经验；
2.有UNIX/Linux环境下工作经验，熟悉C/C++或Python；
3.了解计算机体系结构；
4.对并行计算和计算性能优化有浓厚兴趣；
5.有较强分析问题和解决问题的能力。

1.了解主流机器学习/图像处理算法，了解神经网络训练过程；
2.熟悉TensorFlow/PyTorch等深度学习框架；
3.有高性能库（如OpenBLAS, MKL, cuDNN等）开发和性能调优经验；
4.有编程模型或编译器经验；
5.有并行编程经验，例如CUDA/OpenCL/OpenMP；
6.有指令级流水优化经验；
7.有丰富的计算机体系结构知识背景；
8.熟悉性能调优，性能量化分析。

1. 在基于GPGPU的异构系统上，研究并实现深度学习编程框架的核心模块；
2.大规模集群分布式训练的算法研究与框架实现。

1. 计算机、数学及相关专业，3年以上相关工作经验，博士优先；
2. 掌握至少一种语言(C++/Python)；
3. 掌握一种主流深度学习框架（Tensorflow、PyTorch、MXNet，NNVM/TVM等）者优先；
4. 熟悉CUDA，OpenCL、OpenMP等异构编程者优先；
5. 熟悉CNN，BERT，RNN等网络优先；
6. 熟悉编译原理、LLVM者优先。

1. 计算机科学或电子工程学本科毕业；
2. 理解计算机处理器概念和体系结构以及相应的软件栈（Linux操作系统，驱动，编译器等）；
3. 熟练掌握C/C++，Python编程；
4. 把熟悉编译器理论与开发；
5. 熟悉编译器软件开发工具和脚本语言（例如Makefiels, Bazel, bash等）；
6. 熟悉软件开发、验证、发布和管理流程（如敏捷开发，缺陷管理，CI/CD概念等）。

1. 计算机科学或电子工程学硕士毕业或三年以上相关工作经验；
2. LLVM, XLA等编译器框架的经验；
3. 设计和实现针对特定硬件的软件开发工具的经验（Compiler, Linker，Debugger, Profiler等）；
4. CUDA, cuDNN, OpenCL应用开发和优化经验；
5. GCC或Shader Compiler相关的开发经验；
6. DSP/GPU等异构计算平台下编译工具链研发经验；
7. 有auto vectorization和polyhedral变换方面的优化经验优先；
8. 有高性能计算和并行计算经验优先。

1. Primary technical contact for an SOC program
2. Guard the SOC power, performance and cost bounding box during development.
3. Refine Business and System Architecture provided requirements and use cases into SOC features and IP/Domain requirements, to be maintained in the Product Requirements Specification.
4. Pro-actively works with peer architects, SW, pre- and post-silicon teams to scope the required features and concept its implementation.
5. Defines and documents the SOC Micro-Architecture, electrical specifications and logical structures.
6. Supports and interfaces to Platform, Firmware and Software design.
7. Quantify impacts of any bugs, fixes and changes in concept, architecture or design.
8. Represent the SOC program to executive management from a technical perspective.

1. Graphics / Compute Processing, x86 Platform, Standard Interfaces Knowledge
2. Logic, Electrical or Physical ASIC or IP Design Knowledge and Skills
3. System on Chip Structures, Embedded Processors and Firmware Knowledge
4. SOC Virtualization, RAS, Security ACADEMIC CREDENTIALS:
5. Bachelor with 10+ years’ experience.
6. Master with 8+ years’ experiences.
7. Position's Cultural Requirement: The person needs to be well self-motivated for deliveries and innovation, technical leadership demonstration, also with good communication skills.

1. 跟前端工程师合作，优化timing、area、power并完成timing分析；
2. 优化布局布线并完成版图的验证 (RC extraction, ECO, DRC, LVS)；
3. 负责芯片尺寸优化，power的IR drop分析；
4. 使用Prime Timing完成静态时序分析，包括setup和hold。

1. 集成电路、计算机、电子工程等相关专业；
2. 了解DC、ICC2、Innovus、formality、PT、PTPX等EDA工具；
3. 熟悉csh、tcsh、Makefile、TCL、perl和python等语言；
4. 了解Synopsys/Cadence/Mentor后端工具和流程 (ICC2/ Innovous/Calibre)。

1. 跟前端工程师合作，优化timing、area、power并完成timing分析；
2. 优化布局布线并完成版图的验证 (RC extraction, ECO, DRC, LVS)；
3. 负责芯片尺寸优化，power的IR drop分析；
4. 使用Prime Timing完成静态时序分析，包括setup和hold。

1. 集成电路、计算机、电子工程等相关专业；
2. 了解DC、ICC2、Innovus、formality、PT、PTPX等EDA工具；
3. 熟悉csh、tcsh、Makefile、TCL、perl和python等语言；
4. 了解Synopsys/Cadence/Mentor后端工具和流程 (ICC2/ Innovous/Calibre)。

1. 跟前端工程师合作，优化timing、area、power并完成timing分析；
2. 优化布局布线并完成版图的验证 (RC extraction, ECO, DRC, LVS)；
3. 负责芯片尺寸优化，power的IR drop分析；
4. 使用Prime Timing完成静态时序分析，包括setup和hold。

1. 集成电路、计算机、电子工程等相关专业；
2. 了解DC、ICC2、Innovus、formality、PT、PTPX等EDA工具；
3. 熟悉csh、tcsh、Makefile、TCL、perl和python等语言；
4. 了解Synopsys/Cadence/Mentor后端工具和流程 (ICC2/ Innovous/Calibre)。

1. 跟前端工程师合作，优化timing、area、power并完成timing分析；
2. 优化布局布线并完成版图的验证 (RC extraction, ECO, DRC, LVS)；
3. 负责芯片尺寸优化，power的IR drop分析；
4. 使用Prime Timing完成静态时序分析，包括setup和hold。

1. 集成电路、计算机、电子工程等相关专业；
2. 了解DC、ICC2、Innovus、formality、PT、PTPX等EDA工具；
3. 熟悉csh、tcsh、Makefile、TCL、perl和python等语言；
4. 了解Synopsys/Cadence/Mentor后端工具和流程 (ICC2/ Innovous/Calibre)。